+86 755-83044319

Perspectives

/
/

PCB-Routing-Regeln zur Vermeidung von Übersprechen

Veröffentlichungszeit: 2022Quelle des Autors: SlkorDurchsuchen:2985

Der heutige Elektronikmarkt erfordert die Integration mehrerer Hochgeschwindigkeitsfunktionen auf miniaturisierten Leiterplatten (PCBS) auf einer einzigen Platine, was Designer dazu veranlasst, die Verkabelung sehr nahe beieinander zu platzieren, um Verpackung und Platz zu optimieren. Diese Nähe kann zu einer unerwarteten Kopplung elektromagnetischer Felder führen, ein Phänomen, das als Crosstalk bekannt ist (siehe Abbildung 1).

Abbildung 1: Grafische Darstellung benachbarter Leitungen auf einer Leiterplatte mit potenziellen Übersprechproblemen.

Obwohl eine hohe Packungsdichte unvermeidlich ist, sollten bestimmte PCB-Designregeln in Bezug auf die Verkabelung auf der Leiterplatte nicht verletzt werden, um potenzielle Probleme durch Übersprechen und elektromagnetische Interferenzen/Kompatibilität (EMI/EMV) zu vermeiden.

(In den folgenden Abschnitten bezieht sich der Ausdruck „kritisches Netzwerk“ auf die Hochgeschwindigkeits-Takt-/Datenleitungen, wichtigen Sensorleitungen usw. auf einer Leiterplatte, abhängig von der Anwendung der Leiterplatte.)

Regel 1: Wichtige Netzwerke in der Nähe von I/O-Netzwerken

Es ist wichtig, auf die Verkabelung des kritischen Netzwerks zu achten, das mit den I/O-Leitungen verbunden ist, da Rauschen leicht über diese in die Leiterplatte ein- und ausgehenden I/O-Leitungen (siehe Abbildung 2) oder dorthin übertragen werden kann andere Boards.

Abbildung 2: Schematische Darstellung eines Szenarios, in dem das kritische Netzwerk und das E/A-Netzwerk nahe beieinander verkabelt sind.

Jegliches Rauschen, das über die I/O-Leitung in die Platine gelangt, kann möglicherweise mit dem kritischen Netzwerk gekoppelt werden, das wichtige Daten-/Taktsignale überträgt, was im Grunde ein Problem der Leiterplattenimmunität darstellt (Abbildung 3A). Auf ähnliche Weise können alle vom kritischen Netzwerk übertragenen Hochgeschwindigkeitssignale an das I/O-Netzwerk gekoppelt und schließlich über I/O-Leitungen außerhalb der Platine an die Außenwelt und an andere Module im System übertragen werden. Im Prinzip wäre dies ein Strahlungsproblem für die Leiterplatte (Abbildung 3B).



Abbildungen 3A (links) und 3B: Mögliche EMI/EMV-Probleme, die durch die Nähe kritischer Netzwerke und E/A-Netzwerke verursacht werden

Regel 2: Kritische Leiterbahnlänge freilegen

Bei kurzwelligen Hochgeschwindigkeits-Leiterplatten (& GT; 100 MHz) reicht die elektrische Länge jedes kritischen Netzwerks (siehe Abbildung 4a) aus, um es zu einer wirksamen Strahlungsquelle zu machen, insbesondere wenn es den oberen oder unteren Schichten ausgesetzt ist. Diese unerwünschte Strahlung kann auf jedes benachbarte Kabel eingekoppelt werden, sogar auf ein Kabel in einem Gerät in der Nähe des Kabels. Wir empfehlen, das kritische Netzwerk zwischen den massiven Ebenen der Innenschicht der Leiterplatte zu vergraben, wie in Abbildung 4b dargestellt. Dies trägt dazu bei, das Feld von der Leitung abzuschotten und unbeabsichtigte Kopplungen in Form von Übersprechen oder elektromagnetischen Störungen zu vermeiden. Wenn diese kritischen Netzwerke in der Außenschicht freigelegt werden müssen, sollte die Länge des freigelegten Abschnitts so gering wie möglich sein. Denn je kürzer die Länge der freiliegenden Drähte ist, desto weniger Strahlung emittieren sie, denn wenn sie elektrisch klein wären, wären sie ineffiziente Antennen.


Feigen. 4A (links) und B: Diagramme freigelegter oder geschlossener kritischer Netzwerke zwischen Ebenen

Regel 3: Netzwerkabgleich mit kritischen Unterschieden

Theoretisch übertragen Differentialpaare Signale gleicher Größe, aber entgegengesetzter Polarität, da sich die von ihnen erzeugten elektromagnetischen Störungen gegenseitig aufheben oder vernachlässigbar sind. Dies funktioniert jedoch nur, wenn die Linien im Paar gleich lang und möglichst symmetrisch nahe beieinander liegen. Die Verletzung einer dieser Bestimmungen kann zu Gleichtaktstörungen und EMI-Problemen führen. Dies ist besonders für Differenzialnetzwerke, die hochfrequente kritische Signale übertragen, von großer Bedeutung, da elektromagnetische Störungen die Frequenz der übertragenen Signale erhöhen. Abbildung 5 zeigt mehrere Beispiele für die richtige/falsche Verdrahtung kritischer Differenzpaare zwischen dem IC-Gehäuse und den Austrittspunkten (Anschlüssen) auf der Leiterplatte.

Abbildung 5: Rückstrompfad mit Aufteilung in der Referenzebene

Critical Difference Network Matching: Simulation und Bezug zu tatsächlichen Testanforderungen

Im PCB-Beispiel in den Abbildungen 6A und 6b haben wir einen einfachen Fall, in dem Differentialpaare auf zwei verschiedene Arten auf der PCB verdrahtet sind: symmetrisch und asymmetrisch. In beiden Fällen werden sie bei SIwave an einem Ende durch eine Differenzspannungsquelle erregt und am anderen Ende durch eine Last verbunden.

Abbildungen 6A (links) und B: Beispiele für Differentialpaare zur Verkabelung auf einer Leiterplatte

In beiden Fällen führen wir eine Nahfeldanalyse durch. Bei Leiterplatten mit symmetrischer Differenzpaarverdrahtung ist der Nahfeldpegel niedriger als bei asymmetrischer Verdrahtung, wie in den Abbildungen dargestellt. 7A und 7b.

Feigen. 7a (links) und B: Nahfeld bei 597.45 MHz mit symmetrischen und asymmetrischen Differenzpaarnetzwerken

Angenommen, wir möchten die Leiterplatte gemäß den Strahlungsemissionsanforderungen der EMI/EMV-Vorschriften AIS 004 (in Indien) oder UNECE R10 (in Europa) testen. Abbildung 8 zeigt eine vergleichende Analyse des simulierten Fernfelds in einem Abstand von 1 m von der Leiterplatte im Frequenzbereich 30 MHz – 1 GHz. Beachten Sie, dass der Fall asymmetrischer Differenzpaare den Emissionspegel um etwa 8 bis 10 dB erhöht und auch zu einer Nichteinhaltung von 563.50 MHz und höheren Frequenzen führt.

Abbildung 8: Vergleich von 1 m Strahlung

Die Simulation von SIwave auf Leiterplattenebene ermöglicht die frühzeitige Erkennung solcher EMI-Probleme, was zur Optimierung von Leiterplatten beitragen kann, bevor sie für physikalische Tests und sogar Simulationen auf höherer Ebene entwickelt werden.


Haftungsausschluss: Dieser Artikel wurde aus „Electronic Forest“ nachgedruckt. Dieser Artikel gibt nur die persönlichen Ansichten des Autors wieder und stellt nicht die Ansichten von Sakwei und der Branche dar. Er wird nur reproduziert und geteilt und unterstützt den Schutz der Rechte an geistigem Eigentum. Bitte geben Sie die Originalquelle an und Autor, wenn es einen Verstoß gibt, kontaktieren Sie uns bitte, um ihn zu löschen.


Anwendungsempfehlung

Service-Hotline

+86 0755-83044319

Hall-Effekt-Sensor

Holen Sie sich Produktinformationen

WeChat

WeChat